

BAB I

PENDAHULUAN

1.1 Latar Belakang

Kualitas daya telah menjadi masalah utama bagi perusahaan listrik dalam sepuluh tahun terakhir. Kualitas daya terdiri dari frekuensi profil tegangan, kandungan harmonik, dan keandalan catu daya. Dari definisi ini, jelas bahwa variasi tegangan dan polusi harmonik menyebabkan kualitas daya rendah (Kaiwart, 2023).

Salah satu masalah dari kualitas daya terdapat pada kandungan harmonik adalah ketidakstabilan harmonik pada konverter daya elektronik yang dapat menyebabkan resonansi atau harmonik abnormal dalam rentang frekuensi yang luas, yang memengaruhi stabilitas dan kualitas daya jaringan listrik modern (Wang & Blaabjerg, 2019).

Ada beberapa konsekuensi negatif dari adanya harmonisa pada jaringan listrik, termasuk rugi daya, panas yang berlebihan pada trafo, suara atau interferensi pada saluran telekomunikasi, dan gangguan kinerja peralatan listrik dan elektronik (Setiyono dkk., 2020), sehingga perlu meminimalkan penyebaran arus harmonisa agar peralatan dalam jaringan listrik tidak mengalami kerusakan.

Hal ini dikonfirmasi oleh peningkatan tajam dalam jumlah informasi yang muncul tentang manifestasi masalah dengan kualitas daya yang rendah selama 15 tahun terakhir, serta sejumlah besar penelitian yang menunjukkan konsekuensi keuangan yang merugikan. Selain itu, saat ini diperkirakan bahwa masalah kualitas daya menyebabkan tiga puluh hingga empat puluh persen dari semua waktu henti bisnis. Dalam kasus ekonomi Eropa, masalah kualitas daya menghabiskan lebih

dari 150 miliar euro, dan di AS, kerugian diperkirakan berkisar antara 119 miliar hingga 188 miliar dolar AS (Makasheva & Pinchukov, 2020).

Harmonisa biasanya disebabkan oleh banyaknya penggunaan beban *non-linear*, seperti komputer, televisi, lampu dengan ballast elektronik atau magnetik, rekaman, dan peralatan elektronik lainnya yang menggunakan rangkaian semikonduktor atau komponen elektronika daya yang mengubah gelombang sinusoidal pada tegangan dan arus (Prabowo dkk., 2015).

Pemasangan filter harmonisa dapat meminimalkan Harmonisa. Filter ini terbagi menjadi filter pasif dan filter aktif (Prabowo dkk., 2015). Filter pasif adalah metode paling sederhana dan banyak digunakan untuk menghilangkan distorsi harmonik dan meningkatkan faktor daya pada utilitas sistem daya. Namun, filter pasif memiliki banyak kelemahan, termasuk masalah penyetelan karena toleransi, resonansi, karakteristik kompensasi yang tetap untuk nilai L dan C yang tetap, dan ukurannya yang besar (Yusuf dkk., 2022).

Untuk memecahkan masalah ini, penggunaan filter aktif dikembangkan. Ketika ada beban yang cukup mengganggu, filter akan bekerja. Jika beban tidak cukup mengganggu, maka filter tidak akan bekerja atau bernilai nol. Peralatan penalaan yang berasal dari filter aktif ini harus memiliki dua fitur utama: kemampuan untuk ditala dengan frekuensi tinggi dan kemampuan untuk beroperasi pada rating daya tinggi (Ikrom & D. P. K. Iradiratu, 2018).

Konverter adalah bagian dari filter aktif yang berfungsi untuk mengurangi harmonisa. Selain berfungsi untuk mengubah polaritas tegangan atau arus dari direct current (DC) menjadi alternating current (AC). Namun, pada kontroler, algoritma terdiri dari dua bagian. Algoritma pertama bertanggung jawab untuk menghitung

arus referensi yang diperlukan, dan yang kedua bertanggung jawab untuk mengontrol arus.

Metode yang digunakan untuk mengekstraksi harmonisa dan menghasilkan arus referensi menentukan bagaimana sebuah filter aktif berfungsi (Chavan dkk., 2018a). Teknik yang digunakan untuk mengekstraksi arus harmonisa dan menghasilkan arus referensi diantaranya: *Synchronous Reference Frame* (SRF), *Instantaneous Reactive Power Theory* (IRPT) dan skema *Current-based-Source* (CS) (Aboutaleb dkk., 2020).

Salah satu konfigurasi yang paling umum adalah filter aktif sumber tegangan shunt yang dihubungkan secara paralel ke beban. Filter ini harus menginjeksikan referensi harmonisa secara *real time* untuk mengkompensasi harmonisa arus yang disebabkan oleh beban nonlinier agar arus jaringan sinusoidal sebanyak mungkin (Boussaid dkk., 2015).

Fuzzy logic, *proportional integral derivative* (PID), *neural networks*, *sliding mode control*, dan *model predictive control* (MPC) adalah beberapa skema kontrol yang umum digunakan untuk rangkaian pengontrol pada filter aktif (Rajapakse dkk., 2017), karakteristik unik dimiliki oleh masing-masing skema kontrol yang digunakan, tetapi semua skema tersebut digunakan untuk mencapai tujuan yang sama, mengontrol konverter pada filter aktif yang dibuat.

Dalam penelitian ini, metode pengendalian konverter menggunakan *model predictive control* (MPC) digunakan karena memiliki keunggulan tertentu. Model pengendalian ini memiliki kemudahan implementasi pada berbagai sistem dan konsep yang mudah dimengerti. Selain itu, MPC juga mempunyai akurasi yang lebih tinggi dan respons yang lebih cepat dalam mengendalikan proses sistem

dibandingkan dengan pendekatan pengendalian konvensional seperti skema kontrol PID (Tarisciotti dkk., 2017). Sedangkan untuk kekurangan dari MPC adalah membutuhkan *hardware* dan memori yang besar untuk melakukan komputasi yang kompleks (Jeong dkk., 2020).

Beberapa peneliti telah melakukan penelitian sebelumnya tentang filter aktif, seperti penelitian yang dilakukan oleh (Prabowo dkk., 2015), tetapi hanya melakukan analisis dan simulasi daripada menerapkan kepada *hardware*. Tidak banyak skema kontrol yang berbeda yang digunakan selain simulasi; sedikit yang menggunakan metode MPC untuk mengontrol pensaklaran konverter pada sebuah filter aktif (Putu dkk., 2019).

Berdasarkan masalah tersebut, penulis ingin melakukan penelitian tentang penggunaan hasil ekstraksi harmonisa untuk menghasilkan nilai arus referensi ke dalam rangkaian pengontrol. Penelitian ini akan melibatkan penggunaan metode kendali MPC yang menggunakan *Field Programmable Gate Array* (FPGA). Pemilihan FPGA sebagai perangkat kendali pada penelitian ini dikarenakan FPGA dapat diprogram melalui MATLAB/Simulink sehingga dapat memudahkan untuk melakukan perancangan dan pemrograman yang sering digunakan dalam penelitian, kemudian FPGA dapat membantu mensimulasikan pemodelan maupun perancangan secara *real time* dan FPGA dapat mempermudah membuat pemodelan yang akan di *generate* dan *upload* kedalam FPGA dikarenakan pada FPGA terdapat perangkat lunak dan Simulink *block set* yang mempermudah dalam proses *generate* dan *upload* kedalam FPGA. Penelitian ini berjudul “SIMULASI *HARDWARE IN THE LOOP* UNTUK MODEL PREDICTIVE CONTROL PADA

FILTER DAYA AKTIF DALAM *GRID CONNECTED*
CONVERTER".

1.2 Rumusan Masalah

Berdasarkan latar belakang pada halaman sebelumnya, maka rumusan masalah dalam penelitian ini adalah:

1. Bagaimana mengontrol konverter untuk mereduksi harmonisa berdasarkan arus referensi.
2. Bagaimana kinerja metode *model predictive control* (MPC) pada sistem pensaklaran konverter pada filter aktif yang diuji dengan menggunakan FPGA sebagai sistem *Hardware in the loop* (HIL).

1.3 Tujuan Penelitian

Berdasarkan rumusan masalah diatas, maka tujuan dari penelitian ini yaitu:

1. Menganalisa implementasi dari arus referensi yang dihasilkan untuk mengontrol konverter dalam mereduksi harmonisa.
2. Mengetahui kinerja metode *model predictive control* (MPC) dengan menggunakan FPGA untuk pensaklaran konverter yang berfungsi sebagai filter aktif sebagai device under test (DUT) pada sistem *Hardware in the loop*.

1.4 Manfaat Penelitian

Hasil dari penelitian ini diharapkan dapat memberi manfaat bagi berbagai pihak, antara lain:

1. Dapat meminimalisir adanya harmonisa pada jaringan listrik sehingga meningkatkan kualitas daya listrik.
2. Menghasilkan simulator *processor-in-the-loop* untuk perancangan dan pengujian suatu sistem sebelum diimplementasikan pada *real plant*.

3. Dapat menguji performa kendali MPC pada kontroler yang sudah dirancang.

1.5 Batasan Penelitian

Batasan dari penelitian ini adalah sebagai berikut berikut:

1. Tidak memperhitungkan proses ekstraksi.
2. Menggunakan Program Simulink Trio Adi Pamungkas Three-phase Four-leg Inverter LC Filter Using FCS MPC
3. Menggunakan konverter tiga-fasa empat-kaki dalam bentuk simulasi *Hardware-in-the-loop* (HIL).
4. Menggunakan hardware FPGA Zedboard.
5. Menggunakan Aplikasi MATLAB/Simulink.
6. Menggunakan Aplikasi *Xilinx Vitis Model Composer* dan *Xilinx Vivado*.

1.6 Sistematika Laporan

Sistematika pelaporan proposal usulan penelitian ini terdiri beberapa bab, yaitu:

BAB I PENDAHULUAN

Pada bab ini membahas tentang latar belakang, rumusan masalah, tujuan penelitian, manfaat penelitian, dan batasan penelitian dari proposal penelitian.

BAB II LANDASAN TEORI

Pada bab ini berisi bahasan umum mengenai harmonisa, *instantaneous reactive power theory*, filter aktif, konverter, teknik kendali *model predictive control* (MPC), Speedgoat, MATLAB/Simulink, FPGA Zedboard, dan *Hardware in the Loop*.

BAB III METODE PENELITIAN

Pada bab ini berisi tentang bahasan dan tahapan yang dilakukan selama proses penelitian, dimulai dari persiapan penelitian, diagram alir atau *flowchart* pada setiap tahapan yang akan dilakukan, hingga tahap untuk mendapatkan data hasil penelitian.

BAB IV PEMBAHASAN

Pada bab ini membahas rincian proses dan hasil penelitian yang dilakukan.

BAB V PENUTUP

Pada bab ini berisi tentang kesimpulan dan saran dari hasil penelitian yang telah dilakukan.