

## DAFTAR ISI

HALAMAN JUDUL.....	i
HALAMAN PERNYATAAN ORISINALITAS.....	ii
HALAMAN PENGESAHAN.....	iii
KATA PENGANTAR .....	iv
HALAMAN PERNYATAAN PERSETUJUAN MENYERAHKAN HAK MILIK ATAS TUGAS AKHIR UNTUK KEPENTINGAN AKADEMIS .....	vi
ABSTRAK.....	vii
<i>ABSTRACT</i> .....	viii
DAFTAR ISI.....	ix
DAFTAR GAMBAR .....	xi
DAFTAR TABEL.....	xv
BAB I PENDAHULUAN.....	I-1
1.1 Latar Belakang.....	I-1
1.2 Rumusan Masalah.....	I-4
1.3 Tujuan Penelitian .....	I-5
1.4 Manfaat Penelitian .....	I-5
1.5 Batasan Penelitian.....	I-5
1.6 Sistematika Laporan.....	I-6
BAB II LANDASAN TEORI.....	II-1
2.1 Filter Aktif .....	II-1
2.1.1 Filter Aktif <i>Shunt</i> .....	II-2
2.1.2 Filter Aktif Seri .....	II-4
2.2 Inverter Tiga Fasa Sumber Tegangan .....	II-6
2.3 Perhitungan Arus Referensi .....	II-10
2.3.1 Transformasi Park .....	II-10
2.3.2 Transformasi Clarke.....	II-12
2.4 <i>Model Predictive Control</i> (MPC) .....	II-12
2.4.1 Model Waktu Diskrit.....	II-13
2.4.2 <i>Cost Function</i> .....	II-15
2.5 Beban .....	II-15
2.5.1 Beban Resistif .....	II-15
2.5.2 Beban Induktif.....	II-16
2.5.3 Beban Kapasitif.....	II-17
2.5.4 Beban Linier.....	II-18
2.5.5 Beban Non Linier .....	II-18
2.6 Daya Listrik .....	II-19
2.6.1 Daya Aktif (P).....	II-20
2.6.2 Daya Reaktif (Q).....	II-20
2.6.3 Daya Semu (S) .....	II-21
2.7 Harmonisa.....	II-21
2.7.1 Distorsi Harmonisa .....	II-23
2.7.2 Standar Harmonisa .....	II-25
2.8 <i>Field Programmable Gate Array</i> (FPGA).....	II-26
2.8.1 Verilog.....	II-28

2.8.2	VHDL.....	II-29
2.9	Altera Cyclone IV .....	II-30
2.10	MATLAB dan Simulink.....	II-31
2.10.1	MATLAB.....	II-31
2.10.2	Simulink.....	II-32
2.11	<i>Fixed-Point</i> .....	II-34
2.12	<i>FPGA in the Loop (FIL)</i> .....	II-35
2.13	Penelitian Terkait .....	II-36
BAB III	METODE PENELITIAN.....	III-1
3.1	Tahapan Penelitian.....	III-1
3.2	Blok Diagram Sistem.....	III-3
3.3	Algoritma MPC pada Filter Aktif.....	III-5
3.4	Blok Diagram Filter Aktif dengan Kendali MPC.....	III-7
3.5	Simulasi FPGA in the Loop (FIL) .....	III-8
3.6	Peralatan Perancangan .....	III-9
3.7	Waktu dan Lokasi Penelitian .....	III-9
BAB IV	PERANCANGAN DAN SIMULASI.....	IV-1
4.1	<i>Flowchart</i> Sistem.....	IV-1
4.2	Perancangan dan Pemodelan Sistem.....	IV-3
4.2.1	Komponen Yang Digunakan.....	IV-3
4.2.2	Rangkaian Sistem Tiga Fasa .....	IV-6
4.2.3	Rangkaian Model Beban .....	IV-6
4.2.4	Rangkaian Perhitungan Arus Referensi .....	IV-8
4.2.5	Rangkaian Pengendali MPC .....	IV-9
4.2.6	Penyesuaian Rangkaian Pengendali MPC .....	IV-14
4.2.7	Rangkaian Konverter .....	IV-21
4.2.8	Alat Ukur yang Digunakan .....	IV-22
4.3	Pengujian Unit .....	IV-24
4.3.1	Pengujian FPGA .....	IV-24
4.3.2	Pengujian <i>FPGA in the Loop (FIL)</i> .....	IV-26
4.4	Pengujian Model Sistem .....	IV-36
4.4.2	Konversi Program HDL .....	IV-38
4.4.3	Deploy Program Kedalam FPGA.....	IV-39
4.5	Simulasi.....	IV-47
4.5.1	Simulasi Pengujian Beban Non Linier .....	IV-48
4.5.2	Simulasi Pengujian Respon Sistem Pada Nilai Beban Berbeda ..	IV-76
4.6	Analisis .....	IV-97
4.6.1	Analisis Prediksi Pada Program MPC .....	IV-97
4.6.2	Analisis Sistem.....	IV-100
BAB V	KESIMPULAN DAN SARAN.....	V-1
5.1	Kesimpulan .....	V-1
5.2	Saran .....	V-4
DAFTAR PUSTAKA	.....	I

## DAFTAR GAMBAR

Gambar 2.1 Filter Aktif.....	II-2
Gambar 2.2 Skema Filter Aktif Shunt .....	II-3
Gambar 2.3 Bentuk gelombang pada filter aktif <i>shunt</i> (A) Arus beban, (B) Arus sumber setelah pemasangan filter, (C) Arus kompensasi, (D) Tegangan output komponen aktif.....	II-4
Gambar 2.4 Skema Filter Aktif Seri .....	II-5
Gambar 2.5 Bentuk gelombang sebelum dan sesudah pemasangan filter aktif seri, (a) Arus netral sistem, (b) Tegangan Fasa-Netral, (c) Arus sumber tegangan....	II-5
Gambar 2.6 Blok Diagram Inverter .....	II-6
Gambar 2.7 Rangkaian Inverter Tiga Fasa Sumber Tegangan .....	II-6
Gambar 2.8 Proyeksi koordinat dq terhadap koordinat abc.....	II-10
Gambar 2.9 Transformasi Sistem abc menjadi $\alpha\beta 0$ .....	II-12
Gambar 2.10 Prinsip Kerja <i>Model Predictive Control</i> .....	II-13
Gambar 2.11 Rangkaian dan Bentuk Gelombang Beban Resistif .....	II-16
Gambar 2.12 Rangkaian dan Bentuk Gelombang Beban Induktif.....	II-17
Gambar 2.13 Rangkaian dan Bentuk Gelombang Beban Kapasitif.....	II-17
Gambar 2.14 Bentuk Gelombang Tegangan dan Arus Beban Linier .....	II-18
Gambar 2.15 Bentuk Gelombang Tegangan dan Arus pada Beban Non Linier.....	II-19
Gambar 2.16 Segitiga Daya .....	II-20
Gambar 2.17 Penjumlahan Gelombang Fundamental dan Harmonisa orde 3 ..	II-23
Gambar 2.18 Arsitektur <i>Field Programmable Gate Array</i> .....	II-27
Gambar 2.19 Contoh Program Verilog .....	II-29
Gambar 2.20 Bagian pada VHDL.....	II-29
Gambar 2.21 Contoh Program VHDL .....	II-30
Gambar 2.22 Blok Detail FPGA Altera Cyclone IV.....	II-31
Gambar 2.23 Tampilan Utama MATLAB .....	II-32
Gambar 2.24 Jendela Awal Simulink.....	II-33
Gambar 2.25 Tampilan Kerja Simulink.....	II-33
Gambar 2.26 Simulink <i>Library Browser</i> .....	II-34
Gambar 2.27 Struktur <i>Fixed Point</i> .....	II-34
Gambar 2.28 Contoh Pengaturan <i>Fixed Point</i> pada Blok Simulink .....	II-35
Gambar 2.29 Diagram Blok <i>FPGA in the Loop</i> .....	II-36
Gambar 3.1 <i>Flowchart</i> Penelitian .....	III-1
Gambar 3.2 Blok Diagram Sistem .....	III-4
Gambar 3.3 Algoritma MPC pada Filter Aktif .....	III-5
Gambar 3.4 Blok Diagram Filter Aktif dengan Kendali MPC .....	III-7
Gambar 3.5 Interaksi VSI dengan pengontrol di FPGA .....	III-8
Gambar 3.6 Diagram Blok Simulasi FIL .....	III-8
Gambar 4.1 <i>Flowchart</i> Sistem .....	IV-1
Gambar 4.2 Blok Model Sistem Tiga Fasa .....	IV-6
Gambar 4.3 Rangkaian Model Beban Non Linier .....	IV-7
Gambar 4.4 Jendela Parameter Dioda.....	IV-7
Gambar 4.5 Blok Diagram Perhitungan Arus Referensi.....	IV-8
Gambar 4.6 Blok Model Perhitungan Arus Referensi .....	IV-8
Gambar 4.7 Blok Model Kendali MPC .....	IV-9

Gambar 4.8 Blok Model Perhitungan Arus Prediksi .....	IV-9
Gambar 4.9 Blok Model Perhitungan <i>Cost Function</i> .....	IV-11
Gambar 4.10 Blok Model Pencarian <i>Cost Function</i> Terkecil.....	IV-11
Gambar 4.11 Pemilihan Kondisi <i>Switching</i> .....	IV-12
Gambar 4.12 Hubungan <i>Cost Function</i> dengan Pemilihan Kondisi <i>Switching</i>	IV-13
Gambar 4.13 Blok Model Pensaklaran Optimal .....	IV-14
Gambar 4.14 Hasil <i>Generate</i> Program MPC Model Simulink .....	IV-15
Gambar 4.15 Keterangan Error pada Proses <i>Generate</i> File HDL Program MPC Model Simulink.....	IV-15
Gambar 4.16 Model Kendali MPC Konversi.....	IV-16
Gambar 4.17 Pembuatan Blok FIL Gagal.....	IV-17
Gambar 4.18 Pengaturan <i>Fixed Point</i> .....	IV-18
Gambar 4.19 Model Kendali MPC <i>FPGA in the Loop</i> .....	IV-20
Gambar 4.20 Blok Model <i>Voltage Source Inverter</i> .....	IV-21
Gambar 4.21 Alat Ukur Tegangan dan Arus Tiga Fasa.....	IV-22
Gambar 4.22 Rangkaian Pengukur Tegangan dan Arus Tiga Fasa .....	IV-22
Gambar 4.23 Powergui.....	IV-23
Gambar 4.24 Jendela Parameter Powergui .....	IV-23
Gambar 4.25 Alat Ukur.....	IV-24
Gambar 4.26 FPGA Menjalankan Program <i>Blinking LED</i> ,.....	IV-25
Gambar 4.27 Konfigurasi Altera Quartus pada Matlab 2017b .....	IV-26
Gambar 4.28 Jendela filWizard pada Matlab 2017b.....	IV-27
Gambar 4.29 Membuat <i>Custom Board</i> FPGA .....	IV-27
Gambar 4.30 Menambahkan <i>FPGA Board</i> yang Digunakan .....	IV-27
Gambar 4.31 <i>Setting</i> parameter FPGA.....	IV-28
Gambar 4.32 Pemilihan <i>FIL Test</i> .....	IV-28
Gambar 4.33 Model FIL PID .....	IV-29
Gambar 4.34 Konfigurasi Awal <i>FPGA in the Loop</i> .....	IV-29
Gambar 4.35 Menambahkan File yang akan Disimulasikan .....	IV-30
Gambar 4.36 Konfigurasi Port <i>Input</i> dan <i>Output</i> untuk Simulasi FIL.....	IV-31
Gambar 4.37 Pengaturan Tipe Data Keluaran .....	IV-31
Gambar 4.38 Kompilasi Konfigurasi FIL .....	IV-32
Gambar 4.39 Blok FIL <i>Controller</i> .....	IV-32
Gambar 4.40 Proses Kompilasi Selesai .....	IV-32
Gambar 4.41 Model Baru FIL PID .....	IV-33
Gambar 4.42 Konfigurasi FPGA dengan Blok FIL .....	IV-33
Gambar 4.43 Konfigurasi FPGA dengan Komputer Host Berhasil .....	IV-34
Gambar 4.44 Kondisi FPGA, (a) Sebelum di <i>Upload</i> , (b) Sesudah di <i>Upload</i>	IV-34
Gambar 4.45 Pengaturan Sinyal Keluaran .....	IV-35
Gambar 4.46 Tombol Run.....	IV-35
Gambar 4.47 Bentuk Gelombang yang Dihasilkan dari Referensi Simulink ..	IV-35
Gambar 4.48 Bentuk Gelombang yang Dihasilkan dari Simulasi FIL .....	IV-36
Gambar 4.49 Ikon <i>Model Explorer</i> .....	IV-37
Gambar 4.50 Tampilan Jendela <i>Model Explorer</i> .....	IV-37
Gambar 4.51 Konversi Program .....	IV-39
Gambar 4.52 <i>Generate</i> File Program HDL .....	IV-39
Gambar 4.53 Menambahkan File yang akan Disimulasikan .....	IV-40
Gambar 4.54 Daftar Port <i>Input</i> dan Port <i>Output</i> .....	IV-41

Gambar 4.55 Menghapus Port yang Tidak Diperlukan .....	IV-41
Gambar 4.56 Pengaturan Tipe Data Keluaran .....	IV-42
Gambar 4.57 Kompilasi Konfigurasi FIL .....	IV-42
Gambar 4.58 Blok FIL MPC_FPGA .....	IV-43
Gambar 4.59 Proses Kompilasi Selesai .....	IV-43
Gambar 4.60 Model Baru Rangkaian Kendali MPC .....	IV-44
Gambar 4.61 Konfigurasi FPGA dengan Blok FIL .....	IV-45
Gambar 4.62 Konfigurasi FPGA dengan Komputer Host Berhasil.....	IV-45
Gambar 4.63 Pengaturan Sinyal Keluaran .....	IV-46
Gambar 4.64 <i>Toolbar</i> pada Simulink.....	IV-46
Gambar 4.65 Jendela Parameter <i>Powergui</i> .....	IV-46
Gambar 4.66 Tombol <i>Run</i> .....	IV-47
Gambar 4.67 Beban Non Linier .....	IV-48
Gambar 4.68 Parameter Beban RL .....	IV-48
Gambar 4.69 Pengujian Beban Non Linier Tanpa Filter .....	IV-48
Gambar 4.70 Gelombang Keluaran Arus Beban pada Beban Non Linier .....	IV-49
Gambar 4.71 Gelombang Keluaran Arus Sumber pada Beban Non Linier.....	IV-49
Gambar 4.72 FFT Analisis Arus Sumber sebelum Pemasangan Filter Aktif pada Beban Non Linier, (a)Fasa A, (b)Fasa B, (c)Fasa C .....	IV-50
Gambar 4.73 Pengujian Beban Non Linier dengan Filter Aktif Model Simulink	IV-52
Gambar 4.74 Gelombang Keluaran Arus Beban pada Beban Non Linier dengan Filter Aktif Model Simulink .....	IV-53
Gambar 4.75 Gelombang Arus Harmonisa pada Pengujian Beban Non Linier dengan Filter Aktif Model Simulink .....	IV-53
Gambar 4.76 Gelombang Arus Referensi pada Pengujian Beban Non Linier dengan Filter Aktif Model Simulink.....	IV-54
Gambar 4.77 Gelombang Arus Kompensasi pada Pengujian Beban Non Linier dengan Filter Aktif Model Simulink.....	IV-55
Gambar 4.78 Superposisi Gelombang Arus Kompensasi dengan Gelombang Arus Harmonisa pada Pengujian Filter Aktif Model Simulink .....	IV-55
Gambar 4.79 Gelombang Keluaran Arus Sumber pada Beban Non Linier dengan Filter Aktif Model Simulink .....	IV-56
Gambar 4.80 FFT Analisis Arus Sumber pada Beban Non Linier setelah Pemasangan Filter Aktif Model Simulink, (a)Fasa A, (b)Fasa B, (c)Fasa C...IV-57	IV-57
Gambar 4.81 Pengujian Beban Non Linier dengan Filter Aktif Model Konversi	IV-59
Gambar 4.82 Gelombang Keluaran Arus Beban pada Beban Non Linier dengan Filter Aktif Model Konversi.....	IV-60
Gambar 4.83 Gelombang Arus Harmonisa pada Pengujian Beban Non Linier dengan Filter Aktif Model Konversi .....	IV-60
Gambar 4.84 Gelombang Arus Referensi pada Pengujian Beban Non Linier dengan Filter Aktif Model Konversi .....	IV-61
Gambar 4.85 Gelombang Arus Kompensasi pada Pengujian Beban Non Linier dengan Filter Aktif Model Konversi .....	IV-62
Gambar 4.86 Superposisi Gelombang Arus Kompensasi dengan Gelombang Arus Harmonisa pada Pengujian Filter Aktif Model Konversi .....	IV-62

Gambar 4.87 Gelombang Keluaran Arus Sumber pada Beban Non Linier dengan Filter Aktif Model Konversi.....	IV-63
Gambar 4.88 FFT Analisis Arus Sumber pada Beban Non Linier setelah Pemasangan Filter Aktif Model Konversi, (a)Fasa A, (b)Fasa B, (c)Fasa C...	IV-64
Gambar 4.89 Pengujian Beban Non Linier dengan Filter Aktif pada <i>FPGA in the Loop</i> (FIL).....	IV-66
Gambar 4.90 Gelombang Keluaran Arus Beban pada Beban Non Linier dengan Filter Aktif Model <i>FPGA in the Loop</i> (FIL) .....	IV-67
Gambar 4.91 Gelombang Arus Harmonisa pada Pengujian Beban Non Linier dengan Filter Aktif pada <i>FPGA in the Loop</i> (FIL) .....	IV-67
Gambar 4.92 Gelombang Arus Referensi pada Pengujian Beban Non Linier dengan Filter Aktif pada <i>FPGA in the Loop</i> (FIL) .....	IV-68
Gambar 4.93 Gelombang Arus Kompensasi pada Pengujian Beban Non Linier dengan Filter Aktif pada <i>FPGA in the Loop</i> (FIL) .....	IV-68
Gambar 4.94 Superposisi Gelombang Arus Kompensasi dengan Gelombang Arus Harmonisa pada Pengujian Filter Aktif pada <i>FPGA in the Loop</i> (FIL).....	IV-69
Gambar 4.95 Gelombang Keluaran Arus Sumber Pada Beban Non Linier dengan Filter Aktif pada <i>FPGA in the Loop</i> (FIL).....	IV-70
Gambar 4.96 FFT Analisis Arus Sumber pada Beban Non Linier setelah Pemasangan Filter Aktif dengan <i>FPGA in the Loop</i> (FIL), (a)Fasa A, (b)Fasa B, (c)Fasa C .....	IV-71
Gambar 4.97 Perbandingan THD Arus pada Pengujian Beban Non Linier ....	IV-74
Gambar 4.98 Grafik Pengaruh Beban Non Linier tanpa Filter terhadap THD Arus .....	IV-89
Gambar 4.99 Perbandingan Pengaruh Beban Non Linier dengan Filter terhadap THD Arus, (a)Fasa A, (b)Fasa B, (c)Fasa C .....	IV-90
Gambar 4.100 Perbandingan THD Arus pada Pengujian Beban Non Linier ..	IV-92
Gambar 4.101 Gelombang Keluaran Arus Beban pada Beban Non Linier dengan Filter Aktif Model Konversi dan Model FIL .....	IV-93
Gambar 4.102 Gelombang Referensi pada Pengujian Beban Non Linier pada Model Konversi dan Model FIL .....	IV-94
Gambar 4.103 Gelombang Kompensasi pada Pengujian Beban Non Linier pada Model Konversi dan Model FIL .....	IV-94
Gambar 4.104 Superposisi Gelombang Arus Kompensasi dengan Gelombang Arus Harmonisa pada Pengujian Filter Aktif Model Konversi dan Model FIL ..	IV-95
Gambar 4.105 Gelombang Keluaran Arus Sumber Pada Beban Non Linier dengan Filter Aktif pada Model Konversi dan FIL .....	IV-95
Gambar 4.106 Hubungan Arus Referensi dengan Arus Prediksi.....	IV-99
Gambar 4.107 Kombinasi Pensaklaran Terpilih .....	IV-99
Gambar 4.108 <i>Cost Function</i> pada Model Simulink .....	IV-102
Gambar 4.109 <i>Cost Function</i> pada Model Konversi .....	IV-102
Gambar 4.110 Pemilihan <i>Switching</i> Keluaran Konverter pada Model Simulink	IV-103
Gambar 4.111 Pemilihan <i>Switching</i> Keluaran Konverter pada Model Konversi	IV-104
Gambar 4.112 Pemilihan <i>Switching</i> Keluaran Konverter pada Model FIL...	IV-105

## DAFTAR TABEL

Tabel 2.1 Kondisi Sinyal Pensaklaran .....	II-7
Tabel 2.2 Kombinasi Pensaklaran dan Vektor Tegangan .....	II-8
Tabel 2.3 Batas Distorsi Arus untuk Sistem dengan Rating 120V - 69kV .....	II-26
Tabel 2.4 Jurnal Terkait Penelitian .....	II-36
Tabel 4.1 Daftar Komponen Yang Digunakan .....	IV-3
Tabel 4.2 Perbandingan Hasil Perhitungan Arus Prediksi .....	IV-19
Tabel 4.3 Hasil Pengujian Blinking LED pada FPGA.....	IV-25
Tabel 4.4 Nilai Parameter Pengujian Model Sistem .....	IV-38
Tabel 4.5 Hasil Pengujian Beban Non Linier Tanpa Filter.....	IV-51
Tabel 4.6 Hasil Pengujian Beban Non Linier dengan Filter Aktif Model Simulink .....	IV-58
Tabel 4.7 Hasil Pengujian Beban Non Linier dengan Filter Aktif Model Konversi .....	IV-65
Tabel 4.8 Hasil Pengujian Beban Non Linier dengan Filter Aktif Model <i>FPGA in the Loop</i> (FIL).....	IV-72
Tabel 4.9 Perbandingan Data Hasil Pengujian pada Beban Non Linier .....	IV-73
Tabel 4.10 Perbandingan Hasil Pengukuran pada Model Simulink dengan Model Konversi.....	IV-74
Tabel 4.11 Perbandingan Hasil Pengukuran pada Model Simulink dengan Model FIL.....	IV-75
Tabel 4.12 Hasil Pengujian Pengaruh Beban Non Linier tanpa Filter terhadap Arus Sumber .....	IV-76
Tabel 4.13 Hasil Pengujian Pengaruh Beban Non Linier tanpa Filter terhadap Daya Listrik.....	IV-77
Tabel 4.14 Hasil Pengujian Pengaruh Beban Non Linier tanpa Filter terhadap THD Arus.....	IV-77
Tabel 4.15 Hasil Pengujian Pengaruh Beban Non Linier dengan Filter Aktif Model Simulink terhadap Arus Sumber.....	IV-78
Tabel 4.16 Hasil Pengujian Pengaruh Beban Non Linier dengan Filter Aktif Model Simulink terhadap Daya Listrik.....	IV-79
Tabel 4.17 Hasil Pengujian Pengaruh Beban Non Linier dengan Filter Aktif Model Simulink terhadap THD Arus.....	IV-80
Tabel 4.18 Hasil Pengujian Pengaruh Beban Non Linier dengan Filter Aktif Model Konversi terhadap Arus Sumber.....	IV-81
Tabel 4.19 Hasil Pengujian Pengaruh Beban Non Linier dengan Filter Aktif Model Konversi terhadap Daya Listrik.....	IV-81
Tabel 4.20 Perbandingan Data Hasil Pengujian pada Beban Non Linier Bervariasi Setelah Pemasangan Filter Aktif Model Konversi terhadap Daya Listrik.....	IV-82
Tabel 4.21 Hasil Pengujian Pengaruh Beban Non Linier dengan Filter Aktif Model Konversi terhadap THD Arus .....	IV-83
Tabel 4.22 Perbandingan Data Hasil Pengujian pada Beban Non Linier Bervariasi Setelah Pemasangan Filter Aktif Model Konversi terhadap THD Arus .....	IV-84
Tabel 4.23 Hasil Pengujian Pengaruh Beban Non Linier dengan Filter Aktif Model <i>FPGA in the Loop</i> terhadap Arus Sumber .....	IV-85

Tabel 4.24 Hasil Pengujian Pengaruh Beban Non Linier dengan Filter Aktif Model <i>FPGA in the Loop</i> terhadap Daya Listrik .....	IV-85
Tabel 4.25 Perbandingan Data Hasil Pengujian pada Beban Non Linier Bervariasi Setelah Pemasangan Filter Aktif Model <i>FPGA in the Loop</i> terhadap Daya Listrik .....	IV-86
Tabel 4.26 Hasil Pengujian Pengaruh Beban Non Linier dengan Filter Aktif Model <i>FPGA in the Loop</i> terhadap THD Arus .....	IV-87
Tabel 4.27 Perbandingan Data Hasil Pengujian pada Beban Non Linier Bervariasi Setelah Pemasangan Filter Aktif Model FIL terhadap THD Arus.....	IV-88
Tabel 4.28 Perbandingan Data THD Arus pada Pengujian Beban Non Linier	IV-91
Tabel 4.29 Perbandingan Hasil Pengukuran pada Model Simulink dengan Model Konversi .....	IV-92
Tabel 4.30 Perbandingan Hasil Pengukuran pada Model Simulink dengan Model FIL.....	IV-92
Tabel 4.31 Hasil Pengujian Beban Non Linier dengan Filter pada Model Konversi .....	IV-96
Tabel 4.32 Hasil Pengujian Beban Non Linier dengan Filter pada Model FIL	IV-96
Tabel 4.33 Hasil Prediksi Arus Kompensasi pada Prediksi ke-100.000.....	IV-98